欢迎来到 - 冰雪故事网 !    
当前位置: 首页 > 故事 > 现代故事 >

多通道数据采集(DAQ)系统的性能优化:关于输入建立时间的不为人

时间:2019-03-15 05:25 点击:
摘要在多通道多路复用数据采集系统中,增加每个ADC的通道数量可改善系统的整体成本、面积和效率。现代逐次逼近寄存器模数转换器(SARADC)具有高吞吐量和高能效,

  在多通道多路复用数据采集系统中,增加每个ADC的通道数量可改善系统的整体成本、面积和效率。现代逐次逼近寄存器模数转换器(SAR ADC)具有高吞吐量和高能效,使得系统设计人员能够实现比以往更高的通道密度。本文将说明多路复用器输入端的建立瞬变(由多路复用器输出端的大尺度开关瞬变引起)导致需要较长采集时间,使得多通道数据采集系统的整体吞吐量显著降低。然后,本文将着重阐述使输入建立时间最小化以及提高数据吞吐量和系统效率所需的设计权衡。

  什么是多通道DAQ?如何衡量多通道DAQ的性能?

  多通道数据采集(DAQ)系统是一个与多路输入(通常是传感器)接口的完整信号链子系统,其主要功能是将输入端的模拟信号转换为处理单元可以理解的数字数据。多通道DAQ系统的主要组成部分有模拟前端子系统(缓冲器、开关元件和信号调理模块)、模数转换器(ADC)及数字接口。对于高速精密转换器,开关元件(通常是多路复用器)放置在ADC驱动器和转换器本身之前,以利用现代ADC的先进性能。SAR ADC兼具高速度和高精度性能,是这些应用最常用的ADC类型。

  

多通道数据采集(DAQ)系统的性能优化:关于输入建立时间的不为人

  图1. 典型的基于SAR ADC的多路复用数据采集系统框图用于工业和医疗应用的高通道密度精密DAQ系统致力于将最多的通道压缩到尽可能小的区域中。通过如下手段,多路复用DAQ系统一般可以实现高密度、高吞吐量和良好的能效:

  * 使用高速精密SAR ADC

  * 每个通道使用最低采样速率

  * 最大程度提高SAR ADC转换器利用率,其中:

多通道数据采集(DAQ)系统的性能优化:关于输入建立时间的不为人

n为通道数。对每个转换器而言,多通道数据采集系统的总吞吐量由下式给出:


  

多通道数据采集(DAQ)系统的性能优化:关于输入建立时间的不为人

这表明多通道DAQ系统的总吞吐量不仅取决于SAR ADC的速度和分辨率,还取决于此转换器的利用情况。

  延迟如何影响多通道DAQ系统的性能?

  在有建立延迟的情况下,ADC的实际采样和转换周期会增加一项td,导致转换器的实际最大采样速率由下式给出:

  

多通道数据采集(DAQ)系统的性能优化:关于输入建立时间的不为人

其中TADC是ADC每个样本的采样周期(大多数ADC数据手册通常都会提供,更常见的形式是SAR ADC采样速率的倒数,以"秒/样本"为单位)。对于非零延迟td,多通道DAQ系统的实际最大采样速率总是小于转换器采样速率,导致转换器利用率始终低于100%。由此可以明白,采样和转换周期上增加的任何延迟都会降低转换器的利用率。当与前面关于总吞吐量的表达式联系起来时,多通道DAQ可以容纳的最大通道数量就会减少。总之,任何建立延迟都会降低多通道DAQ系统的通道密度和/或总吞吐量。

  什么是多路复用器输入切换毛刺和输入建立时间?

  当多路复用器从一路输入切换到另一路输入时,输出仍然有前一输入通道的记忆,其表现形式为多路复用器的输出负载电容和寄生漏极电容中存储的电荷。这对于高容性负载(例如ADC驱动器和ADC本身)更为明显,因为这些存储的电荷没有低阻抗路径可以走。甚至可以说这些电荷被困住了,原因是输出为容性,并且现代多路复用器采用先开后合(BBM)机制,故多路复用器具有高阻抗。只有切换到下一路输入,这些电荷才能被释放电。

多通道数据采集(DAQ)系统的性能优化:关于输入建立时间的不为人

  图2. 切换前状态(左),切换后,发生电荷共享,迅速引起电压下降ΔV(右)切换后,输入电容CA将并联到输出电容COUT。然而,CA和COUT最初可能处于不同的电位,这将导致CA和COUT之间发生电荷共享。对于超高带宽多路复用器,电荷共享几乎立即发生,导致多路复用器输入端出现高频毛刺。此毛刺的幅度ΔV由下式给出:

多通道数据采集(DAQ)系统的性能优化:关于输入建立时间的不为人

其中ΔVC是切换之前电容电压的差值。多路复用器输入侧发生的瞬态毛刺现象就是通常所说的反冲,其对于具有高容性负载(例如ADC、容性DAC和采样电路等)的开关应用更为普遍。这个话题在MT-088中已做简要说明。转换器要产生有效数据,毛刺必须稳定在输出的1 LSB以内,而输入稳定在1 LSB以内(并保持在该范围内!)所需的时间就是输入建立时间(tS)。tS是前面描述的延迟td的组成部分,它对此项的贡献可能是最大的。

  当ADC不像现在这样快时,这些毛刺及相应的输入建立时间微不足道,可以忽略不计。但是,随着ADC速度的提高,转换器采样周期变得越来越短,接近输入建立时间的量级。如前所述,当ADC周期TADC等于输入建立时间tS(事实上是td)时,转换器利用率大大降低至50%。这意味着我们只使用了转换器的一半能力!需要重申输入建立时间的重要性,它应与精密转换器的当前技术同步发展,为提高多通道DAQ系统的性能铺平道路。

  如何最大程度缩短输入建立时间?

  为使开关毛刺最小化,通常在缓冲放大器和多路复用器之间使用一个RC滤波器(参见 CN-0292),称之为缓冲器网络。图3显示了一个双通道多路复用模拟前端子系统的信号链子系统及其相应的开关时序图。

多通道数据采集(DAQ)系统的性能优化:关于输入建立时间的不为人

  图3. 多通道DAQ系统的双通道多路复用模拟前端子系统及相应的时序图缓冲器RC作为主导极点,假设多路复用器相对于放大器和缓冲器RC具有非常高的带宽,那么输入毛刺和建立瞬变可近似为具有一阶(指数)响应。为了进一步分析输入毛刺,图4详细显示了输入毛刺瞬态响应。

  

多通道数据采集(DAQ)系统的性能优化:关于输入建立时间的不为人

  图4. 分析切换期间的多路复用器输入毛刺:时序定义和设计目标对于一阶假设,误差VERROR的表达式是一个关于时间的递减指数函数。VERROR的初始值(切换时的值)为毛刺幅度ΔV,其将以缓冲器RC值决定的速率衰减。VERROR稳定在1 LSB以内所需的时间被定义为输入建立时间。

数据统计中,请稍等!
顶一下
(0)
0%
踩一下
(0)
0%
------分隔线----------------------------